Poszukując w internecie informacji na temat rynku IP core (wyjaśnienie poniżej) trafiłem na ofertę firmy Digital Core Design (druga strona w wynikach wyszukiwania na hasło: ip core). Pewnie bym nie zauważył, że to polska firma, ale na ich stronie internetowej znajduje się oznakowanie UNIA EUROPEJSKA Europejski Fundusz Rozwoju Regionalnego. Tekst po Polsku, a strona po [...]

Czytaj dalej...

Na temat języka Verilog można znaleźć naprawdę sporo materiałów w internecie. Większość z nich jest w języku angielskim. Są to zarówno materiały online np. strona http://www.asic-world.com/verilog/index.html, jak i książki. Na naszym podwórku Verilog dopiero rozpoczyna swoją karierę. Na szczęście widać już pierwsze duże kroki. W roku 2009 wydana została książka na temat tego języka pt. Wprowadzenie [...]

Czytaj dalej...

Język Verilog cieszy się coraz większą popularnością wśród elektroników zainteresowanych tematyką układów programowalnych. O tym jak rozpocząć przygodę z Verilogiem pisałem we wcześniejszcych wpisach (wstęp, moduł, testbench, pierwsze kroki, symulacja w ISE). Ucząc się nowych rzeczy najlepiej przyswaja się wiedzę poprzez praktykę. W związku z tym, w tej częsci pokażę jak zaprojektować multiplekser, demuliteplekser oraz [...]

Czytaj dalej...

Projekty tworzone w języku Verilog mogą być bardzo proste (oparte o 1-2 moduły), a do sprawdzenia ich poprawności, najczęściej wystarczy pozytywny wynik kompilacji. W przypadku bardziej złożonych projektów, poprawna składnia nie gwarantuje działania układu zgodnie z oczekiwaniem projektanta. Wymagane są testy oraz weryfikacja projektu. Pamiętaj: 60-70% czasu przeznaczonego na projektowanie układów cyfrowych, poświęcone jest testowaniu [...]

Czytaj dalej...

W tej części kursu znacznie przyspieszymy. Chciałbym pokazać, że możliwe jest opanowanie podstaw języka Verilog w jeden dzień (właściwie kilka godzin). Będzie to więc omówienie najważniejszych pojęć, zilustrowane prostymi przykładami. Wiedza, którą posiądziesz czytając tą część, pozwoli Ci podjąć samodzielne próby projektowania urządzeń cyfrowych w języku Verilog. Zakładam, że miałeś już do czynienia z programowaniem [...]

Czytaj dalej...

Znamy już najważniejszy element każdego projektu w Verilogu. Gdy moduł jest zaprojektowany możemy (a nawet musimy, chyba że jest on banalnie prosty) sprawdzić jego działanie. Najlepszym sposobem na zweryfikowanie poprawności projektu jest przygotowanie i przeprowadzenie odpowiedniej symulacji. Dla zawziętych elektroników, praktyków symulacja nie kojarzy się najlepiej. W przypadku układów programowalnych jest to jednak nieodzowny element [...]

Czytaj dalej...

Najważniejszym elementem każdego projektu w języku Verilog jest moduł. Wszystkie deklaracje, instrukcje, procesy itp. znajdują się wewnątrz modułu. Stanowi on abstrakcyjny model układu, lub danej części układu. Można go sobie wyobrazić, jako czarną skrzynkę z interfejsem wejściowym, wyjściowym oraz pewną funkcjonalnością. Moduł może opisywać układ o dowolnej złożoności. Mogą to być podstawowe bramki logiczne, liczniki, [...]

Czytaj dalej...

Złożoność układów cyfrowych zgodnie z prawem Moore’a, podwaja się co około 18 miesięcy. Liczba tranzystorów znajdujących się w układzie scalonym sięga już dziesiątek, a nawet setek milionów. Choć są to liczby ogromne, to w dzisiejszych czasach nie robią już wielkiego wrażenia. Przy takiej złożoności układów scalonych stosowane dotychczas narzędzia projektowe przestają być użyteczne. Operują one [...]

Czytaj dalej...